اصول طراحی یک برد اختصاصی مبتنی بر STM32

بسیاری از مهندسان و دانشجویان کار خود را با بردهای توسعهٔ آماده مانند خانوادهٔ Nucleo یا GebraBit GB100ST آغاز می‌کنند؛ جایی که مدار تغذیه، نوسانساز کریستالی، هدر برنامه‌نویسی و اتصالات پایه‌ای قبلاً طراحی و عیب‌یابی شده‌اند. با این حال، انتقال از نمونه‌سازی اولیه به ساخت یک محصول واقعی نیازمند طراحی یک برد مدار چاپی اختصاصی (Custom PCB) است. در یک برد اختصاصی، طراح شخصاً مسئول تک‌تک خطوط، ولتاژها، فیلترهای رفع نویز و رفتارهای گذرا در زمان راه‌اندازی است. اگر پایه‌ای اشتباه انتخاب شود، تغذیه افت کند، نوسانساز ناپایدار باشد یا مسیرهای دیباگ از دست بروند، سیستم با خطاهایی مانند ریست‌های پی‌درپی، عدم شناسایی در پروگرامر، رفتار نامطمئن هسته یا آسیب قطعات روبه‌رو خواهد شد. در این درس، با بررسی استانداردهای رسمی شرکت ST (شامل راهنمای AN4206، راهنمای اسیلاتور AN2867 و دیتاشیت DS9118) و مطالعهٔ دقیق شماتیک واقعی برد GebraBit GB100ST V2.0، گام‌به‌گام اصول طراحی شماتیک یک سیستم حداقلی (Minimal System) مبتنی بر میکروکنترلر STM32F303CBT6 در بستهٔ LQFP48 را می‌آموزیم. همچنین یک کد حداقلی کامپایل‌شده برای آزمون راه‌اندازی اولیه (Bringup) معرفی می‌کنیم و در پایان، یک چک‌لیست 10 عاملی مهندسی برای بازبینی مدار پیش از ارسال به کارخانه تدوین خواهیم کرد.

وضعیت اعتبارسنجی: کامپایل‌شده؛ پروژهٔ همراه با گزینه‌های -Wall -Werror بدون خطا و هشدار ساخته شده است. اجرای روی برد، آزمون رابط گرافیکی و اندازه‌گیری فیزیکی انجام نشده‌اند. شکل‌های مفهومی، مدل‌های محاسباتی و مقادیر مورد انتظار، نتیجهٔ اندازه‌گیری نیستند.

پیش‌نیاز: همهٔ بخش‌های قبل. سخت‌افزار مبنا: STM32F303CBT6 در بستهٔ LQFP48 روی GB100ST V2.0. قطعات جانبی، تغذیه و روش اتصال در متن همین درس توضیح داده شده‌اند.

از برد توسعه تا طراحی سختافزار اختصاصی: گامهای پیش از رسم شماتیک

پیش از آنکه نرم‌افزار طراحی مدار (مانند KiCad یا Altium Designer) را باز کنید و اولین خط را بکشید، باید نقشهٔ راه سخت‌افزار خود را مشخص نمایید. در بردهای توسعهٔ آماده، طراحان امکانات متعددی را برای کاربردهای همگانی تعبیه کرده‌اند، اما در طراحی اختصاصی، فضا، هزینه، مصرف انرژی و پایداری در محیط‌های نویزی اولویت پیدا می‌کنند. بزرگ‌ترین اشتباه در آغاز راه، جانمایی پایه‌ها بدون ارزیابی عملکردهای متناوب (Alternate Functions) در نرم‌افزار STM32CubeMX است. اگر بدون برنامه‌ریزی اولیه شماتیک را رسم کنید، ممکن است در مراحل بعدی متوجه شوید پایه‌ای که برای یک ورودی ساده استفاده کرده‌اید، تنها پین قابل استفاده برای کانال حیاتی تایمر، پورت ارتباطی، یا اسیلاتور خارجی بوده است.

نخستین گام مهندسی، پیکربندی تراشه در STM32CubeMX با شماره‌قطعهٔ دقیق است. برای این درس، میکروکنترلر هدف STM32F303CBT6 در بسته‌بندی LQFP48 با 48 پایه است. این تراشه دارای 128 KiB حافظهٔ Flash و در مجموع 40 KiB حافظهٔ RAM است که از 32 KiB حافظهٔ SRAM اصلی و 8 KiB حافظهٔ دادهٔ نزدیک به پردازنده (CCM RAM) تشکیل می‌شود. در نرم‌افزار، پیش از اختصاص هرگونه ورودی و خروجی متفرقه، باید پایه‌های اصلی سیستم را رزرو و قفل (Pin Lock) کنید:

• پایه‌های ارتباطی و دیباگ SWD شامل PA13 (پایهٔ 34 به عنوان SWDIO) و PA14 (پایهٔ 37 به عنوان SWCLK) و در صورت نیاز به ردیابی سخت‌افزاری پایهٔ PB3 (پایهٔ 39 به عنوان SWO).
• پایه‌های نوسانساز خارجی سرعت‌بالا (HSE) شامل PF0-OSC_IN (پایهٔ 5) و PF1-OSC_OUT (پایهٔ 6) و در صورت نیاز به ساعت زمان‌واقعی، پایه‌های PC14 (پایهٔ 3) و PC15 (پایهٔ 4) برای نوسانساز سرعت‌پایین (LSE).
• پایهٔ ریست سخت‌افزاری NRST (پایهٔ 7) و پایهٔ تعیین وضعیت راه‌اندازی BOOT0 (پایهٔ 44).

پس از رزرو این پایه‌ها، نوبت به بررسی دقیق ویژگی‌های الکتریکی درگاه‌ها در دیتاشیت DS9118 می‌رسد. پایه‌های میکروکنترلر ساختارها و محدودیت‌های الکتریکی متفاوتی دارند. پایه‌های مشخص‌شده با عنوان FT (مخفف Five-Volt Tolerant) در شرایط کاری مشخص و زمانی که تراشه با تغذیهٔ استاندارد روشن است، در مدهای ورودی دیجیتال می‌توانند ولتاژهای تا 5.5V (طبق محدودهٔ کاری جدول 24 دیتاشیت) را تحمل کنند؛ با این حال، تحمل ولتاژ به وضعیت تغذیه، غیرفعال‌بودن هر دو مقاومت Pull-up و Pull-down داخلی برای ورودی بالاتر از VDD + 0.3V و محدودیت جریان تزریقی (Injection Current) وابسته است و نباید به عنوان مجوزی برای اعمال ولتاژ 5.5V در هر وضعیتی تلقی شود. جدول 21 حدود تنش مطلق را مشخص می‌کند و مرجع انتخاب نقطهٔ کار عادی نیست. در این آموزش، تمام سطوح منطقی دیجیتال روی 3.3V و ورودی‌های آنالوگ در محدودهٔ 0 تا VDDA در نظر گرفته می‌شوند. در مقابل، پایه‌های با ساختار TTa که مستقیماً به بلوک‌های آنالوگ (مانند ADC، DAC یا OPAMP) متصل هستند، فاقد تحمل ولتاژ 5V بوده و ولتاژ اعمالی به آن‌ها نباید از ریل تغذیهٔ آنالوگ VDDA فراتر رود (حداکثر مجاز معمولاً VDDA + 0.3V است). اعمال ولتاژهای فراتر از این محدوده باعث هدایت دیودهای کلمپ داخلی و عبور جریان تزریقی می‌شود که علاوه بر اختلال در اندازه‌گیری سایر کانال‌های آنالوگ، در صورت عدم محدودسازی جریان می‌تواند به ساختار داخلی سیلیکون آسیب برساند. ولتاژ کاری نامی تراشه 3.3V و دامنهٔ مجاز عملیاتی VDD و VDDA میان 2.0V تا 3.6V است (هرچند طبق دیتاشیت، برای عملکرد کامل DAC و OPAMP حداقل ولتاژ VDDA برابر 2.4V لازم است).

طراحی شبکهٔ تغذیه، خازنهای دکوپلینگ و تفکیک بخش آنالوگ (VDDA)

هنگامی که هستهٔ ARM Cortex-M4 با فرکانس کاری بالا سوئیچ می‌کند، صدها هزار ترانزیستور داخلی به طور همزمان قطع و وصل می‌شوند. این سوئیچینگ سریع، جهش‌های جریانی گذرا (Current Transients) با فرکانس ده‌ها مگاهرتز ایجاد می‌کند. اگر مدار تغذیه نتواند این جریان‌های لحظه‌ای را تأمین کند، ولتاژ ریل تغذیه دچار افت شدید (Brownout) شده و میکروکنترلر ریست می‌شود یا دستورها را به شکل اشتباه اجرا می‌کند. مدار تغذیه شامل دو بخش بنیادین است: رگولاتور تأمین ولتاژ خطی و شبکهٔ خازن‌های دکوپلینگ (Decoupling Capacitors).

برای تبدیل ولتاژ ورودی 5.0V به ولتاژ کاری 3.3V، معمولاً از رگولاتورهای خطی افت پایین (LDO) استفاده می‌شود. توان تلفاتی رگولاتور به صورت مستقیم به افت ولتاژ و جریان بار بستگی دارد. به عنوان نمونه، اگر افت ولتاژ از 5.0V به 3.3V و جریان بار برابر 100 mA فرض شود، توان تلفاتی ناشی از بار برابر است با:

P_load = (VIN – VOUT) * Iload = (5.0V – 3.3V) * 0.1A = 0.17W

توجه داشته باشید که این مقدار 0.17W توان مصرفی جریان سکون رگولاتور (Quiescent Current یا Iq) را شامل نمی‌شود. همچنین تعیین دقیق دمای پیوند (Junction Temperature) و میزان افزایش حرارت رگولاتور به مقاومت حرارتی پکیج (θJA)، مساحت و ضخامت مس متصل به پد حرارتی روی PCB، جریان هوای محیط و دمای کاری بستگی دارد و بدون داشتن این پارامترها نمی‌توان افزایش دما را صرفاً «متعادل» توصیف کرد. علاوه بر این، در شماتیک برد GebraBit GB100ST V2.0 تنها نام عمومی AMS1117-3V3 درج شده است و سازندهٔ دقیق قطعه، ولتاژ افت کاری (Dropout Voltage)، الزامات حداقل جریان بار و محدودهٔ مجاز مقاومت معادل سری خازن (ESR) مشخص نیست؛ بنابراین خازن‌های 10 µF تانتالیوم و 100 nF سرامیکی مشاهده‌شده در ورودی و خروجی شماتیک این برد، صرفاً مقادیر پیاده‌شده روی آن برد هستند و نمی‌توان آن‌ها را بدون ارزیابی دیتاشیت قطعهٔ تأمین‌شده، به عنوان مقادیر استاندارد و تضمین‌کنندهٔ پایداری حلقه برای هر رگولاتوری پذیرفت.

الزامات دکوپلینگ در بستهٔ LQFP48: اگرچه در شکل 11 دیتاشیت DS9118 یک شماتیک مفهومی با 4 جفت پایه نشان داده شده، اما در بستهٔ فیزیکی LQFP48 میکروکنترلر STM32F303CBT6 دقیقاً 3 جفت پایهٔ VDD و VSS وجود دارد:

• پایه‌های 24 (VDD_1) و 23 (VSS_1)
• پایه‌های 36 (VDD_2) و 35 (VSS_2)
• پایه‌های 48 (VDD_3) و 47 (VSS_3)

در پیکربندی مرجع ارائه‌شده در اسناد ST (مانند AN4206 و DS9118)، برای هر یک از این 3 جفت پایه، قرار دادن یک خازن سرامیکی 100 nF از نوع SMD (مثلاً پکیج 0603 یا 0402 با دی‌الکتریک X7R) به عنوان چیدمان مرجع توصیه شده است. خازن‌ها عناصر موازی (Shunt) هستند؛ به این معنا که میان ریل تغذیه و زمین قرار می‌گیرند تا امپدانس AC منبع تغذیه را در فرکانس‌های بالا پایین نگه دارند. علاوه بر این خازن‌های موضعی، یک خازن بالک (Bulk Capacitor) با ظرفیت 4.7 µF تا 10 µF روی ریل اصلی 3.3V قرار داده می‌شود تا افت ولتاژهای فرکانس پایین را جبران کند.

بخش آنالوگ تراشه نیازمند مراقبت دقیق است. پایهٔ 9 با نام VDDA و پایهٔ 8 با نام VSSA تغذیهٔ بخش‌های آنالوگ (مانند ADC، DAC و OPAMP) را بر عهده دارند. طبق بخش 3.7.1 دیتاشیت DS9118، ولتاژ VDDA باید همواره برابر یا بزرگ‌تر از VDD باشد (VDDA ≥ VDD) و در زمان روشن شدن تراشه، تغذیهٔ VDDA باید هم‌زمان یا پیش از VDD برقرار شود. اتصال مستقیم ریل 3.3V دیجیتال به VDDA به خودی خود باعث آسیب تراشه نمی‌شود و در کاربردهای کم‌دقت یا بردهای ساده نیز دیده می‌شود، اما میزان اثرگذاری ریپل سوئیچینگ بر دقت تبدیل ADC کاملاً به فرکانس نویز، تفکیک‌پذیری مورد نیاز و چیدمان مدار بستگی دارد. در طراحی مرجع AN4206 (بخش 1) پیشنهاد شده است که ریل VDDA از طریق یک فیلتر متشکل از فریت بید یا سلف فیلتر شود و با ترکیب یک خازن سرامیکی 10 nF و یک خازن 1 µF دکوپله گردد. با این حال، استفاده از فیلتر LC یا فریت بید تضمین بی‌قیدوشرطی برای بهبود عملکرد نیست؛ سلف و فریت بید می‌توانند باعث افت ولتاژ DC تحت جریان‌کشی لحظه‌ای، تشدید فرکانسی (Resonance) یا تأخیر در بالا آمدن ولتاژ شوند و طراح باید مطمئن شود شرط VDDA ≥ VDD در تمام لحظات از جمله زمان استارت‌آپ نقض نمی‌گردد. در شماتیک واقعی برد GB100ST V2.0، این مسیر با یک سلف 10 µH (با نام L1)، یک مقاومت 0 Ω (با نام R10) و دو خازن 10 µF تانتالیوم (C16) و 100 nF سرامیکی (C6) مشاهده می‌شود. صرف وجود این قطعات در شماتیک به معنای بهینه بودن یا آزموده‌شدن فیلتر در شرایط نویزی واقعی نیست و رفتار گذرای آن باید در طراحی نهایی ارزیابی شود.

محاسبهٔ علمی مدار نوسانساز کریستالی و خازنهای بار (Load Capacitance)

میکروکنترلر STM32F303CBT6 مجهز به یک نوسانساز داخلی RC با فرکانس 8 MHz (موسوم به HSI) است که بدون نیاز به قطعهٔ خارجی کار می‌کند. دقت فرکانسی نوسانساز داخلی در شرایط دمایی و ولتاژی مختلف در دیتاشیت DS9118 مشخص شده است و بسته به بازهٔ دمایی کالیبراسیون، ممکن است تلرانس آن برای برخی کاربردهای حساس زمانی یا پروتکل‌هایی که به پنجرهٔ زمانی دقیق نیاز دارند (با توجه به بودجهٔ خطای فرکانسی پروتکل مد نظر مانند برخی مدهای CAN یا خطوط سریع سریال) کافی نباشد. برای دستیابی به پایداری و دقت بالاتر، از اسیلاتور کریستالی خارجی (HSE) استفاده می‌شود. تقویت‌کنندهٔ معکوس‌کننده درون میکروکنترلر میان پایه‌های OSC_IN (پایهٔ 5) و OSC_OUT (پایهٔ 6) همراه با کریستال خارجی و دو خازن، مدار نوسانساز پیرس (Pierce Oscillator) را تشکیل می‌دهند.

انتخاب خازن‌های بار نوسانساز نیازمند محاسبه بر اساس مشخصات سازندهٔ کریستال است. طبق راهنمای فنی AN2867 (بخش 3.3)، ظرفیت بار نامی کریستال (CL) با خازن‌های فیزیکی C1 و C2 و خازن پارازیتی پراکنده (Cstray) از رابطهٔ زیر به دست می‌آید:

CL = (C1 * C2) / (C1 + C2) + Cstray

در صورتی که مقادیر خازن‌های فیزیکی برابر انتخاب شوند (C1 = C2 = C)، رابطه به صورت زیر ساده می‌شود:

C = 2 * (CL – Cstray)

پارامتر Cstray شامل مجموع ظرفیت خازنی پدهای مدار چاپی، خطوط اتصال و ظرفیت خازنی پایه‌های ورودی و خروجی میکروکنترلر است. این ظرفیت باید برای ساختار برد واقعی برآورد و اعتبارسنجی شود؛ این مقدار به ساختار لایه‌ها، ضخامت دی‌الکتریک و طول مسیرها بستگی دارد. به عنوان یک مثال فرضیِ صرفاً آموزشی، اگر فرض کنیم کریستالی دارای خازن بار نامی فرضی CL = 8 pF باشد و خازن پراکنده Cstray = 3 pF تخمین زده شود، ظرفیت خازن‌های فیزیکی به صورت زیر به دست می‌آید:

C = 2 * (8 pF – 3 pF) = 2 * 5 pF = 10 pF

توجه داشته باشید که این محاسبه صرفاً یک مثال فرضی است و به مشخصات واقعی کریستال برد GebraBit GB100ST V2.0 مربوط نمی‌شود. در شماتیک این برد، کریستال Y2 با پارت‌نامبر C3E-8.000-18-3030-R همراه با دو خازن 10 pF (با نام‌های C19 و C20) و کریستال زمان‌واقعی Y1 با پارت‌نامبر NX3215SA-32.768K-STD-MUA-14 با خازن‌های 6 pF (با نام‌های C3 و C5) مشاهده می‌شوند. مهندس طراح نمی‌تواند ظرفیت بار نامی (CL)، مقاومت معادل سری (ESR)، ظرفیت شنت (C0) یا سطح توان تحریک (Drive Level) را تنها بر اساس پارت‌نامبر حدس بزند، بلکه باید دیتاشیت رسمی همان شماره‌قطعه را تهیه کرده و مشخصات آن را بررسی کند. علاوه بر این، طبق بخش‌های 3.4، 3.5 و 3.8 سند AN2867، طراح باید مشخصهٔ هدایت انتقالی بحرانی (gmcrit) و حاشیهٔ بهره (Gain Margin = gm / gmcrit) را محاسبه کند. معیار طراحی این است که حاشیهٔ بهره بزرگ‌تر از 5 (Gain Margin > 5) باشد؛ این معیار یک هدف محاسباتی در فاز طراحی است و جایگزین آزمون‌های تجربی استارت‌آپ در دماهای مختلف و راستی‌آزمایی رفتار نوسان با پروب جریان نخواهد بود.

مدارهای پایهای: ریست، انتخاب مد بوت (BOOT0) و پورت برنامهریزی SWD

یک سیستم حداقلی علاوه بر تغذیه و کلاک، به سه مدار کنترلی پایه‌ای نیاز دارد تا بتواند به درستی روشن شود، برنامه را آغاز کند و توسط کاربر برنامه‌ریزی گردد: مدار ریست سخت‌افزاری، مدار تعیین وضعیت بوت و هدر اتصال پروگرامر.

مدار ریست سخت‌افزاری (NRST): پایهٔ 7 تراشه، ورودی ریست فعال در سطح پایین (Active-Low) است. درون میکروکنترلر، یک مقاومت بالاکش (Pull-up) داخلی وجود دارد (طبق دیتاشیت DS9118 مقدار تیپیکال آن حدود 40 kΩ است). طبق راهنمای AN4206، برای جلوگیری از ریست‌های ناخواسته ناشی از نویزهای محیطی، اتصال یک خازن سرامیکی 100 nF میان پایهٔ NRST و زمین توصیه می‌شود. برای امکان ریست دستی، یک کلید فشاری به صورت موازی با این خازن قرار می‌گیرد. در شماتیک برد GB100ST V2.0، یک مقاومت بالاکش خارجی 10 kΩ (با نام R1) و خازن 100 nF (با نام C1) قرار داده شده است. حاصل‌ضرب تئوریک مقاومت و خازن برابر است با:

Tau = R * C = 10 kOhm * 100 nF = 1 ms

این رابطه صرفاً ثابت زمانی ایده آل مدار RC را نشان می‌دهد و پالس واقعی ریست در عمل تابع شیب ولتاژ تغذیه و آستانه‌های راه‌انداز اشمیت داخلی تراشه است.

مدار تعیین وضعیت بوت (BOOT0): پایهٔ 44 میکروکنترلر وضعیت حافظهٔ راه‌اندازی را مشخص می‌کند. طبق جدول مدهای بوت در اسناد مرجع (AN4206 بخش 3 و مرجع فنی خانواده F3):

• هنگامی که پایهٔ BOOT0 در سطح منطقی 0 (زمین) باشد، پردازنده برنامه را از حافظهٔ Flash اصلی (Main Flash Memory) اجرا می‌کند و در این حالت وضعیت بیت nBOOT1 نادیده گرفته می‌شود.
• هنگامی که پایهٔ BOOT0 در سطح منطقی 1 (3.3V) باشد، مقصد راه‌اندازی به بیت Option Byte به نام nBOOT1 بستگی دارد: اگر nBOOT1 برابر 1 باشد، پردازنده وارد حافظهٔ System Memory (بوت‌لودر پیش‌فرض کارخانه‌ای) می‌شود؛ اما اگر nBOOT1 برابر 0 تنظیم شده باشد، پردازنده اجرای کد را از حافظهٔ Embedded SRAM آغاز خواهد کرد. بنابراین سطح بالای BOOT0 بدون اطلاع از وضعیت nBOOT1 به صورت قطعی بوت‌لودر را اجرا نمی‌کند.

در شماتیک برد GB100ST V2.0، پایهٔ 44 (BOOT0) به یک جامپر متصل است که در وضعیت پیش‌فرض مستقیماً پایه را به زمین وصل می‌کند و در وضعیت دیگر، پایه از طریق مقاومت 10 kΩ (R3) به 3.3V متصل می‌شود. رها کردن این پایه به صورت شناور ریسک تغییر مد بوت تحت نویز را به همراه دارد.

پورت برنامه‌ریزی و دیباگ (SWD): رابط Serial Wire Debug از دو خط سیگنال اصلی تشکیل می‌شود: سیگنال دادهٔ دوطرفهٔ SWDIO روی پایهٔ PA13 (پایهٔ 34) و سیگنال کلاک SWCLK که از سمت پروگرامر به میکروکنترلر ارسال می‌شود روی پایهٔ PA14 (پایهٔ 37). اتصال خط NRST (پایهٔ 7) اگرچه شرط مطلق برای ارتباط پایهٔ SWD نیست، اما برای قابلیت Connect under Reset در مواقعی که نرم‌افزار پین‌های SWD را غیرفعال کرده یا سیستم در حالت Sleep عمیق رفته است، به‌شدت توصیه می‌شود. همچنین سیگنال اختیاری ردیابی ناهمگام SWO روی پایهٔ PB3 (پایهٔ 39) قرار دارد. در شماتیک برد GebraBit GB100ST V2.0، این سیگنال‌ها روی یک هدر 6 پین (با برچسب P2) تعبیه شده‌اند که سیگنال‌های SWCLK (پایهٔ 37)، SWDIO (پایهٔ 34)، RESET (پایهٔ 7)، SWO (پایهٔ 39)، GND و ریل 3V3 را در دسترس قرار می‌دهد. توجه داشته باشید که ترتیب فیزیکی پین‌ها روی کانکتورهای پروگرامرهای مختلف (مانند نسخه‌های گوناگون ST-LINK یا J-Link) یکسان نیست و باید همواره پین‌اوت فیزیکی پروگرامر مورد استفاده بررسی شود. پایهٔ 3.3V روی این درگاه در واقع خط مرجع ولتاژ هدف (VTref) است تا مدارات بافر سطح منطقی پروگرامر با ولتاژ برد هماهنگ شوند؛ این پین لزوماً منبع تأمین توان برد نیست و نباید به عنوان تغذیه‌کنندهٔ بارهای مدار در نظر گرفته شود.

اصول حفاظت در برابر تخلیه الکترواستاتیک (ESD) و تفاوت شماتیک با چیدمان (Layout)

یکی از تفاوت‌های بزرگ میان مهندسان مبتدی و باسابقه، درک تمایز میان صحت اتصالات در شماتیک و الزامات فیزیکی جانمایی در چیدمان مدار چاپی (PCB Layout) است. شماتیک فقط اتصال منطقی را نشان می‌دهد، اما رفتار فرکانس بالا، امپدانس خطوط و تخلیه‌های الکترواستاتیکی کاملاً تابع هندسه، طول مسیرها و ساختار لایه‌های مدار چاپی هستند. مداری که در شماتیک بدون نقص به نظر می‌رسد، در صورت پیاده‌سازی غیر‌اصولی در مرحلهٔ Layout، می‌تواند بر اثر نویز محیط پی‌درپی ریست شود یا بر اثر گذر پالس‌های سریع آسیب ببیند.

حفاظت در برابر تخلیهٔ الکترواستاتیک (ESD): خطوطی که به کانکتورهای خروجی، درگاه‌های برنامه‌ریزی یا کلیدهای در دسترس کاربر متصل می‌شوند، در معرض ولتاژهای گذرای تخلیهٔ الکترواستاتیک قرار دارند. برای محافظت از پایه‌های سیلیکونی تراشه، استفاده از دیودهای TVS در نزدیکی پورت‌های ورودی یک راهکار متداول است. انتخاب دیود TVS باید بر اساس پارامترهای مشخصی شامل ولتاژ کاری نامی (Reverse Working Standoff Voltage یا VRWM)، ولتاژ کلمپینگ (Clamping Voltage)، ظرفیت خازنی پارازیتی (به‌ویژه در خطوط فرکانس‌بالا جهت جلوگیری از تضعیف سیگنال)، جریان نشتی و توان جذب انرژی انجام گیرد. دیود TVS باید در نزدیک‌ترین فاصله به محل ورود سیگنال به برد قرار گیرد و مسیر برگشت آن به زمین تا حد امکان کوتاه باشد تا ولتاژ گذرای القاشده به مدارات داخلی کاهش یابد؛ با این حال، TVS مانع ورود مطلق جریان گذرا نمی‌شود بلکه مسیر کم‌امپدانسی برای هدایت بخش عمدهٔ انرژی به سمت زمین ایجاد می‌کند.

الزامات چیدمان خازن‌های دکوپلینگ: خازن‌های دکوپلینگ 100 nF زمانی بالاترین کارایی را دارند که اندوکتانس مسیر میان پایه‌های تغذیه و خازن به حداقل برسد. این خازن‌ها به صورت موازی (Shunt) میان ریل تغذیه و زمین قرار می‌گیرند و وظیفهٔ تأمین جریان‌های سوئیچینگ فرکانس‌بالا از یک حلقهٔ برگشت محلی کوتاه (Short Local Return Loop) را دارند. این ادعا که جریان تغذیه لزوماً باید به صورت سری از درون پد خازن عبور کند یا هرگونه متالیزه (Via) در مسیر تغذیه ممنوع است، از نظر طراحی عملی دقیق نیست؛ بلکه هدف کاهش طول مسیر و اندوکتانس حلقه است. استفاده از صفحات زمین (Ground Plane) و متالیزه‌های نزدیک با قطر و تعداد مناسب می‌تواند امپدانس برگشت را پایین نگه دارد.

صفحهٔ زمین و ملاحظات نوسانساز: حفظ یک صفحهٔ زمین یکپارچه در لایه‌های زیرین به ایجاد مسیر برگشت کم‌امپدانس برای سیگنال‌ها کمک می‌کند. ایجاد شکاف‌های نامناسب در صفحهٔ زمین می‌تواند مساحت حلقهٔ جریان برگشتی را افزایش داده و جفت‌شدگی نویز را تشدید کند. در مدار اسیلاتور کریستالی، کشیدن مسیرهای کوتاه و متقارن میان کریستال و پایه‌های تراشه و دور نگه داشتن آن‌ها از خطوط پرسرعت دیجیتال به کاهش کوپلینگ خازنی و القایی کمک می‌کند. استفاده از حلقهٔ زمین محافظ (Guard Ring) پیرامون اسیلاتور یک توصیهٔ طراحی برای کاهش جفت‌شدگی است، اما تداخل را به صفر مطلق نمی‌رساند. لازم به تأکید است که در این درس فایل‌های لایه‌بندی مدار چاپی (Gerber/PCB Layout) برد GebraBit GB100ST V2.0 مورد بازبینی قرار نگرفته‌اند و بررسی صرفاً بر اساس شماتیک الکتریکی انجام شده است.

مطالعهٔ موردی و چکلیست نهایی بازبینی مهندسی شماتیک

برای پیوند دادن مباحث تئوری به تجربهٔ واقعی، شماتیک سخت‌افزاری برد GebraBit GB100ST V2.0 را مورد بررسی قرار می‌دهیم. مشاهدات استخراج‌شده از این شماتیک به شرح زیر است:

• بخش تغذیه: رگولاتور U1 با پارت‌نامبر عمومی AMS1117-3V3 ولتاژ 5.0V ورودی را دریافت می‌کند. در ورودی خازن‌های C17 (تانتالیوم 10 µF) و C7 (سرامیکی 100 nF) و در خروجی C18 (تانتالیوم 10 µF) و C12 (سرامیکی 100 nF) در شماتیک دیده می‌شوند. دیود ال‌ای‌دی D1 همراه با مقاومت R13 روی ریل خروجی متصل است، اما وجود این ال‌ای‌دی به تنهایی اثبات‌کنندهٔ تأمین حداقل بار پایداری رگولاتور بر اساس دیتاشیت نامشخص آن نیست.
• فیلتر آنالوگ: خط تغذیهٔ 3.3V از طریق سلف L1 با مقدار 10 µH و مقاومت صفر اهم R10 به پایهٔ 9 (VDDA) متصل شده و دو خازن شامل 10 µF تانتالیوم (C16) و 100 nF سرامیکی (C6) به زمین متصل شده‌اند. رفتار گذرای این فیلتر و تضمین برقراری شرط تقدم ولتاژ باید جداگانه تحلیل شود.
• تغذیه باتری پشتیبان (VBAT): پایهٔ 1 تراشه (VBAT) در این شماتیک از طریق مقاومت صفر اهم R11 به خط 3.3V متصل شده و با خازن 1 µF (C4) دکوپله شده است؛ بنابراین هیچ باتری سکه‌ای مستقلی روی این برد پیش‌بینی نشده است.
• نوسانسازها: کریستال اصلی Y2 با مشخصهٔ C3E-8.000-18-3030-R و خازن‌های C19 و C20 با مقدار 10 pF، و کریستال زمان‌واقعی Y1 با مشخصهٔ NX3215SA-32.768K-STD-MUA-14 با خازن‌های C3 و C5 با مقدار 6 pF در شماتیک مشخص شده‌اند. صحت این مقادیر بدون ارزیابی دیتاشیت دقیق سازنده و خازن‌های پراکندهٔ مدار چاپی قابل تأیید نهایی نیست.
• مدار ریست و بوت: کلید ریست به همراه خازن C1 (100 nF) و مقاومت R1 (10 kΩ) به پایهٔ 7 متصل است. پایهٔ 44 (BOOT0) با جامپر در حالت پیش‌فرض به زمین و در حالت دوم با مقاومت R3 (10 kΩ) به 3.3V متصل می‌شود.
• هدر دیباگ: کانکتور 6 پین P2 سیگنال‌های SWCLK، SWDIO، RESET، SWO، GND و 3V3 را به ترتیب در دسترس قرار می‌دهد.
• عدم ارزیابی چیدمان: از آنجا که فایل‌های فیزیکی برد بررسی نشده‌اند، فاصلهٔ قطعات و کیفیت جانمایی فیزیکی از روی شماتیک قابل ارزیابی نیست.

مراحل اعتبارسنجی اولیهٔ سخت‌افزار (Bringup Steps): پس از مونتاژ برد خام، نباید بلافاصله برد را به منبع بدون محدودیت وصل کرد. فرآیند استاندارد راه‌اندازی شامل مراحل زیر است:

1. تست اتصالی در حالت خاموش: با مولتی‌متر در حالت تست پیوستگی، اطمینان حاصل کنید که ریل‌های 3.3V و 5.0V به زمین اتصال کوتاه نداشته باشند و جهت پین 1 تراشه و قطعات قطب‌دار صحیح باشد.
2. برق‌رسانی با منبع تغذیهٔ آزمایشگاهی: ولتاژ 5.0V را با منبع تغذیه‌ای که جریان آن متناسب با بودجهٔ توان محاسبه‌شدهٔ مدار محدود شده است (نه لزوماً یک حد ثابت 50 mA) اعمال کنید و جریان حالت بی‌کار را بخوانید.
3. اندازه‌گیری ولتاژ ریل‌ها: ولتاژ پایه‌های 24، 36، 48 (VDD)، پایهٔ 9 (VDDA) و پایهٔ 7 (NRST) را با ولت‌متر اندازه بگیرید و انطباق آن‌ها را با رواداری مجاز کاری (محدودهٔ کاری پیرامون 3.3V) ارزیابی نمایید.
4. پروگرام کردن کد حداقلی Bringup: پروگرامر SWD را متصل کرده و پروژهٔ حداقلی زیر را که با کلاک داخلی HSI 8 MHz کامپایل شده است، روی تراشه بارگذاری کنید:

در بخش متغیرهای عمومی فایل Core/Src/main.c متغیر شمارندهٔ ضربان را به صورت فرار تعریف می‌کنیم:

volatile uint32_t g_bringup_heartbeat = 0U;

سپس در حلقهٔ اصلی برنامه، شمارنده را افزایش داده و تأخیر ایجاد می‌کنیم:

    ++g_bringup_heartbeat;
    HAL_Delay(500U);

با توجه به تنظیمات پروژهٔ همراه روی کلاک داخلی HSI (فرکانس 8 MHz) و وقفهٔ دوره‌ای 1 ms در تایمر SysTick، متغیر g_bringup_heartbeat پیش از هر فراخوانی HAL_Delay(500U) افزایش می‌یابد؛ بنابراین در یک بازهٔ اجرای پیوستهٔ حدود 2 ثانیه، انتظار می‌رود اختلاف دو مشاهدهٔ شمارنده حدود 4 باشد (با در نظر گرفتن اثر توقف دیباگر در Breakpoint و رواداری فرکانسی HSI). افزایش این شمارنده در پنجرهٔ Live Watch نشان‌دهندهٔ اجرای حلقهٔ برنامه، فعال بودن وقفهٔ SysTick و اجرای اولیهٔ کد از Flash است؛ هرچند این آزمون حداقلی به تنهایی اثبات‌کنندهٔ سلامت جامع تمام واحدهای پردازنده، پایداری حافظه در تمامی شرایط کاری یا عملکرد بی‌نقص همهٔ وقفه‌ها نیست. همچنین اندازه‌گیری مستقیم پایه‌های اسیلاتور با پروب اسیلوسکوپ معمولی توصیه نمی‌شود، زیرا ظرفیت خازنی پروب بار مدار را به هم می‌زند. پس از اعتبارسنجی اولیهٔ HSI، راه‌اندازی و آزمون HSE می‌تواند در مراحل بعدی انجام شود.

آزمون خطای ایمن و کنترل‌شده: برای تجربهٔ خطای شناسایی در محیط نرم‌افزار بدون هیچ‌گونه دستکاری مخرب سخت‌افزاری، می‌توانید در تنظیمات دیباگر در نرم‌افزار، شماره‌قطعهٔ هدف را به یک میکروکنترلر دیگر با شناسهٔ متفاوت تغییر دهید. بسته به ابزار و تنظیمات آن، ممکن است دیباگر پیام عدم تطابق شناسهٔ دستگاه (Device ID Mismatch) نشان دهد. این تمرین فقط برای اتصال و شناسایی است؛ با شماره‌قطعهٔ اشتباه، دستور Erase یا Program اجرا نکنید. سپس شماره‌قطعه را به STM32F303CB برگردانید و اتصال را دوباره بررسی کنید. توجه داشته باشید که کاهش سرعت کلاک SWD نه تنها خطا ایجاد نمی‌کند، بلکه معمولاً برای حل مشکلات خطوط ارتباطی طولانی یا نویزی توصیه می‌شود. هرگز برای آزمون خطا، اقدام به ایجاد اتصالی فیزیکی یا تغییر ولتاژ نکنید.

جدول عیب‌یابی مشکلات سخت‌افزاری

چک‌لیست 10 عاملی بازبینی مهندسی شماتیک (Schematic Review Checklist)

پیش از صدور مجوز برای رسم چیدمان برد و ارسال به ساخت، شماتیک را بر اساس این 10 اصل ارزیابی کنید. کاربرگ‌های همراه این درس شامل یک فایل چک‌لیست 10 ردیفی خالی و یک کاربرگ اندازه‌گیری خام برای ثبت شواهد واقعی است و نباید به عنوان برگهٔ از پیش تأییدشده (All PASS) تلقی شوند:

1. محاسبه و تعادل بودجهٔ توان: محاسبهٔ دقیق جریان مصرفی کل بر اساس مجموع جریان میکروکنترلر و تمامی بارهای جانبی (پرهیز از فرض حداقل جریان ثابت و جهان‌شمول)، بررسی ولتاژ افت (Dropout) رگولاتور LDO و ارزیابی توان تلفاتی حرارتی بر مبنای مقاومت حرارتی و مساحت مس.
2. تخصیص مستقل خازن‌های دکوپلینگ: وجود خازن‌های سرامیکی 100 nF اختصاصی برای هر یک از 3 جفت پایهٔ VDD/VSS در پکیج LQFP48 به همراه حداقل یک خازن بالک 4.7 µF تا 10 µF با چیدمان نزدیک به پایه‌ها.
3. فیلترینگ و تقدم تغذیهٔ آنالوگ: فیلتر و دکوپلینگ مناسب VDDA همراه با مسیر برگشت کم‌امپدانس VSSA به زمین، بررسی احتمال افت ولتاژ یا رزونانس در فیلتر و رعایت دقیق شرط VDDA ≥ VDD در زمان راه‌اندازی.
4. محاسبهٔ خازن‌های بار کریستال: محاسبهٔ مقادیر C1 و C2 طبق فرمول AN2867 با احتساب خازن پارازیتی تخمینی برد، بررسی دیتاشیت رسمی کریستال و کنترل مشخصهٔ حاشیهٔ بهره (Gain Margin > 5).
5. پایداری مدار ریست (NRST): اتصال خازن فیلتر سرامیکی 100 nF به زمین و مقاومت بالاکش مناسب برای کاهش نویزپذیری خط ریست در برابر گذراها.
6. تعیین قطعی وضعیت بوت (BOOT0): مقید کردن قطعی پایهٔ BOOT0 به زمین با مقاومت یا جامپر جهت پرهیز از شناور ماندن پایه و هماهنگی با وضعیت بیت nBOOT1.
7. تطابق پین‌اوت هدر SWD: بررسی اتصال صحیح سیگنال‌های SWCLK، SWDIO، NRST، زمین و ولتاژ مرجع 3.3V (VTref) با استاندارد پروگرامر هدف.
8. اعتبارسنجی سطح ولتاژ درگاه‌ها: تفکیک پایه‌های با تحمل 5V (نوع FT) از پایه‌های حساس آنالوگ (نوع TTa) و عدم اتصال سیگنال‌های بالاتر از VDDA به پایه‌های TTa با رعایت بودجهٔ منطقی 3.3V.
9. حفاظت خطوط در معرض تماس (ESD): پیش‌بینی آرایه‌های دیود TVS با ولتاژ کاری، کلمپینگ و ظرفیت خازنی مناسب روی درگاه‌های خارجی و کلیدهای در دسترس کاربر با کوتاه‌ترین مسیر بازگشت زمین.
10. صحت فوت‌پرینت، جهت قطعات و اتصال VBAT: تطابق شماره پایه‌های قطعات در شماتیک با فوت‌پرینت فیزیکی، جهت پین 1 در آی‌سی‌ها، بررسی اتصال پایهٔ 1 (VBAT) به منبع تغذیه یا باتری پشتیبان واقعی، و کنترل پلاریتهٔ خازن‌های تانتالیوم و دیودها.

پرسش‌های خودآزمایی

1. چرا نمیتوان به جای استفاده از 3 خازن 100 نانوفارادی جداگانه برای هر پایهٔ VDD، یک خازن بزرگتر 300 نانوفارادی را در یک نقطه از برد قرار داد؟

خازن‌های دکوپلینگ امپدانس AC ریل تغذیه را در فرکانس‌های بالا پایین نگه می‌دارند و جریان‌های سوئیچینگ گذرای ترانزیستورهای داخلی را تأمین می‌کنند. خطوط رسانای مدار چاپی دارای اندوکتانس هستند. اگر به جای خازن‌های مجزا در کنار هر جفت پایه، یک خازن متمرکز دورتر قرار داده شود، اندوکتانس مسیر مانع تأمین سریع جریان لحظه‌ای شده و افت ولتاژ موضعی و نویز روی پایه‌های تراشه افزایش می‌یابد. قرار گرفتن خازن 100 nF در نزدیکی هر جفت پایهٔ VDD و VSS، مساحت حلقهٔ جریان برگشتی را به حداقل می‌رساند.

2. چرا ظرفیت خازن بار نامی (CL) کریستال را نمیتوان مستقیماً به عنوان خازنهای C1 و C2 در دو طرف آن قرار داد؟

زیرا دو خازن فیزیکی C1 و C2 نسبت به نوسانساز به صورت سری قرار می‌گیرند و ظرفیت خازنی پراکندهٔ مدار چاپی و پایه‌ها (Cstray) با این ترکیب موازی می‌شود: CL = (C1 * C2) / (C1 + C2) + Cstray. در صورت انتخاب خازن‌های متقارن (C1 = C2 = C)، خازن معادل دو خازن برابر C/2 خواهد بود و فرمول به صورت C = 2 * (CL – Cstray) درمی‌آید. بنابراین مقدار هر یک از خازن‌های فیزیکی تابعی از CL نامی و Cstray است و برابر با CL نخواهد بود.

3. تفاوت میان پایههای نوع FT و نوع TTa در دیتاشیت میکروکنترلر STM32F303 چیست و چه هشداری برای طراحی دارد؟

پایه‌های نوع FT (مخفف Five-Volt Tolerant) در شرایط کاری عادی و مدهای ورودی دیجیتال می‌توانند ولتاژهای تا 5.5V (طبق محدودهٔ کاری جدول 24 و با رعایت شرایط تغذیه) را بپذیرند. برای ورودی بالاتر از VDD + 0.3V، هر دو مقاومت Pull-up و Pull-down داخلی باید غیرفعال باشند. حدود تنش مطلق جدول 21، نقطهٔ کار عادی نیستند. در مقابل، پایه‌های TTa مستقیماً به بخش‌های آنالوگ (مانند ADC، DAC یا OPAMP) متصل هستند و دیودهای کلمپ آن‌ها به ریل VDDA هدایت می‌شوند. ولتاژ این پایه‌ها نباید از ریل آنالوگ (حداکثر VDDA + 0.3V) فراتر رود. اعمال ولتاژ فراتر از این محدوده جریان تزریقی (Injection Current) ایجاد می‌کند که علاوه بر برهم زدن دقت سایر کانال‌های آنالوگ، در صورت تجاوز از حد مجاز می‌تواند به ساختار داخلی آسیب برساند؛ بنابراین در این طراحی، سطوح منطقی دیجیتال روی 3.3V و ورودی‌های آنالوگ در محدودهٔ 0 تا VDDA نگه داشته می‌شوند.

4. پایهٔ 3.3V در کانکتور 6 پین SWD برد GB100ST چه نقشی ایفا میکند و چرا نباید به عنوان منبع توان اصلی مدار در نظر گرفته شود؟

این پایه نقش مرجع ولتاژ هدف (VTref) را دارد تا بافرهای مبدل سطح منطقی پروگرامر (مانند ST-LINK یا J-Link) با ولتاژ کاری برد تطبیق یابند. این پین لزوماً منبع تغذیهٔ توان‌بالا از سمت پروگرامر نیست و استفاده از آن برای راه‌اندازی مدار می‌تواند به پروگرامر فشار وارد کرده یا سبب افت ولتاژ در خطوط ارتباطی شود؛ بنابراین مدار باید از منبع تغذیهٔ مستقل خود تغذیه گردد.

5. چرا در مدار ریست (NRST)، تنها به مقاومت بالاکش (Pull-up) داخلی میکروکنترلر تکیه نمیشود و یک خازن 100 نانوفارادی خارجی اضافه میگردد؟

مقاومت بالاکش داخلی تراشه مقداری در حدود 40 kΩ دارد که یک گره با امپدانس نسبتاً بالا تشکیل می‌دهد. این گره در غیاب خازن مستعد جذب نویزهای الکترومغناطیسی محیطی و امواج فرکانس‌بالا است که می‌توانند ولتاژ پایه را به زیر آستانهٔ منطقی کشانده و سبب ریست‌های ناخواسته شوند. افزودن خازن سرامیکی 100 nF به زمین به عنوان فیلتر پایین‌گذر، نویزهای گذرا را به زمین هدایت کرده و پایداری عملکرد سیستم را بهبود می‌بخشد.

6. در شماتیک برد GB100ST، پایهٔ VBAT مستقیماً به خط 3.3V وصل شده است؛ این تصمیم چه مزیت و چه محدودیتی در طراحی ایجاد میکند؟

مزیت این طرح سادگی مدار و حذف قطعات مدار سوئیچینگ باتری و نگهدارندهٔ باتری سکه‌ای است. محدودیت آن این است که این برد فاقد باتری پشتیبان مستقل است؛ هنگامی که ولتاژ ریل اصلی 3.3V قطع شود و ولتاژ پایهٔ VBAT به زیر آستانهٔ نگهداری داده (Data Retention Voltage) افت کند، محتوای رجیسترهای پشتیبان (Backup Registers) و زمان ساعت تقویم RTC از دست می‌روند.

تمرین‌ها

تمرین‌های تغییر کد، پیشنهاد آموزشی‌اند؛ نسخهٔ تغییر‌یافته باید دوباره کامپایل و جداگانه روی برد بررسی شود.

1. محاسبهٔ عملی خازنهای بار کریستال نوسانساز

فرض کنید در یک بررسی آموزشی، کریستالی با فرکانس 16 MHz انتخاب شده که طبق مشخصات فنی فرضی، خازن بار نامی آن CL = 12 pF است. اگر خازن پارازیتی خطوط و پایه‌ها برابر Cstray = 3.5 pF تخمین زده شود، مقدار خازن‌های متقارن C1 و C2 را محاسبه کرده و نزدیک‌ترین مقدار خازن تجاری استاندارد را به عنوان کاندیدای اولیه مشخص نمایید.

معیار بررسی: با رابطهٔ C = 2 * (CL – Cstray)، مقدار C = 2 * (12 – 3.5) = 2 * 8.5 = 17 pF به دست می‌آید. خازن 17 pF یا مقدار استاندارد نزدیک 18 pF (با دی‌الکتریک C0G/NP0) کاندیدای اولیه هستند؛ با این حال، مقدار نهایی باید پس از اندازه‌گیری خازن پارازیتی واقعی برد و راستی‌آزمایی حاشیهٔ بهره و رفتار نوسان تأیید گردد.

2. ارزیابی توان تلفاتی حرارتی رگولاتور LDO

یک مدار با رگولاتور خطی AMS1117-3.3 طراحی شده و جریان مصرفی بار 120 mA فرض می‌شود. توان تلفاتی ناشی از بار را در دو حالت ولتاژ ورودی 9.0V و 5.0V محاسبه کرده و تفاوت حرارتی را تحلیل کنید.

معیار بررسی: در ورودی 9.0V، افت ولتاژ 5.7V بوده و توان تلفاتی بار برابر P = 5.7V * 0.12A = 0.684W است (بدون احتساب جریان سکون Iq). در ورودی 5.0V، افت ولتاژ 1.7V بوده و توان به P = 1.7V * 0.12A = 0.204W کاهش می‌یابد. اگرچه دمای واقعی پیوند به مقاومت حرارتی پکیج (θJA) و مساحت مس بستگی دارد، اما کاهش بیش از سه برابری توان تلفاتی در ورودی 5.0V فشار حرارتی بر رگولاتور را به مراتب کمتر می‌کند.

3. طراحی نگاشت پایهها و اعتبارسنجی تداخل در STM32CubeMX

پروژه‌ای در نرم‌افزار STM32CubeMX برای میکروکنترلر STM32F303CBT6 ایجاد کنید. ابتدا پایه‌های SWD (شامل PA13 و PA14) و کریستال خارجی (PF0 و PF1) را رزرو و قفل کنید. سپس یک پورت ارتباطی USART1 و دو ورودی آنالوگ برای ADC1 تخصیص دهید و اطمینان حاصل کنید که ورودی‌های آنالوگ با رعایت محدودهٔ ولتاژی 0 تا VDDA و عدم تداخل با عملکردهای دیگر انتخاب شوند.

معیار بررسی: بررسی کنید که پایه‌های PA13 و PA14 به SWD، پایه‌های PF0 و PF1 به HSE، پایه‌های PA9 و PA10 به USART1 اختصاص یافته باشند و کانال‌های ADC1 بر روی پایه‌های مجاز (مانند PA0 تا PA3) با محدودهٔ ولتاژی 0 تا VDDA تعریف شده باشند.

منابع و مبنای بررسی

مبنای فنی این درس، اسناد رسمی و نسخهٔ مشخص کتابخانه‌ها و پروژهٔ قابل دریافت آن است. نسخه‌ها و محدودیت‌ها در راهنمای فایل‌های همراه ثبت شده‌اند.

• DS9118 STM32F303xB/C
• AN4206 Getting started with STM32F3 hardware
• AN2867 oscillator design
• GebraBit STM32F303 schematic

دانلود پروژه و فایل‌های همراه

دانلود بستهٔ کامل پروژه، خروجی ساخت، اسکریپت‌ها و 6 تصویر آموزشی · راهنمای اجرا · پوشهٔ همین نسخه در گیت‌هاب

حجم بسته: 1,574,839 بایت. شناسهٔ SHA256: 9f72eef720dc1c666d798b40c5786c2bf75d67df438780edc262f6bd457c7cac. گزارش ساخت و برگهٔ خالی ثبت آزمایش در بسته قرار دارد.